GT Transceiver中的重要时钟及其关系(5)QPLL的工做原理介绍

2021年11月25日 阅读数:3
这篇文章主要向大家介绍GT Transceiver中的重要时钟及其关系(5)QPLL的工做原理介绍,主要内容包括基础应用、实用技巧、原理机制等方面,希望对大家有所帮助。

每一个QUAD都包含一个QPLL,QPLL能够被同一个Quad内的transceiver共享,可是不能被其余Quad内的transceiver共享。markdown

当以高于CPLL操做范围的线速率操做通道时,须要使用 QPLL。架构

GTXE2_COMMON 原语封装了 GTX QPLL,而且必须在使用 GTX QPLL时实例化。atom

QPLL输出为同一Quad内的每一个transceiver的TX和RX时钟分频器块提供信号,该块控制PMA和PCS块使用的串行和并行时钟的生成。.net

QPLL

下图为QPLL架构的概念视图:3d

QPLL架构概念视图

关于,其架构概念框图的描述,和CPLL几乎一致:blog

输入的时钟在进入相位频率检测器以前能够被除以一个系数M。反馈分频器N决定了VCO的乘法比率。QPLL的输出频率是VCO频率的一半。锁定指示块比较参考时钟和VCO反馈时钟的频率,以肯定是否已经实现了频率锁定。get

QPLL VCO在两个不一样的频段内工做。下表描述了这些Band的标称工做范围。同步

QPLL标称工做频段
当选择低频段VCO时,高频段VCO会自动断电,反之亦然。7系列FPGA Transceiver向导根据应用要求选择适当的频段和QPLL设置。博客

下面两个公式分别决定了QPLL的输出频率GHz以及transceiver线速率:class

QPLL输出频率
线速率
为何乘以2,是由于QPLL输出的上升沿以及降低沿都用来产生要求的线速率。

其中,N,M以及D表示QPLL分频器的属性,以下表:

QPLL的分频属性

下面是几个通用协议的QPLL分频器属性设置值,能够自行验证:
QPLL分频器属性设置

本文同步分享在 博客“李锐博恩”(CSDN)。
若有侵权,请联系 support@oschina.cn 删除。
本文参与“OSC源创计划”,欢迎正在阅读的你也加入,一块儿分享。